頂點資訊2021年11月5日消息，楷登電子（Cadence DesignSystems, Inc）發布了業內首批經過驗證的IP（芯片設計套件）。幾周之前，外圍部件互連專業組（Peripheral Component Interconnect Special Interest Group，簡稱PCI SIG）發布 PCIe 6.0 規范的最終草案。
PCI是由英特爾于1991年提出，并與Compaq、DEC、HP、IBM和AST等100多家企業聯合組件了PCI集團。PCI SIG擁有并管理開放式行業標準---PCI規范，并負責定義和實現新的I/O（輸入/輸出）規范。目前，全球有900多家業界領先企業加入了PCI SIG。
楷登電子新發布的IP已經上市，芯片開發人員在設計過程中可以獲得PCIe 6.0 支持并對其進行測試。
該IP包含一個基于數字信號處理器（DSP）的PHY（物理接口）和一個控制器。控制器支持 PCIe 6.0 的所有關鍵特性，比如四級脈沖幅度調制 (PAM4) 信號、FLIT模式、高達 64 GT/s 的數據傳輸速率（雙向）、L0p 功率狀態和低延遲前向糾錯（FEC），而且采用多數據包處理架構，在X16配置重支持高達1024位寬的數據路徑。
該IP還專門為臺積電設計了N5節點，能夠提供給圖形處理器、SSD控制器、AI/ML/HPC加速器以及其它需要支持PCIe 6.0高帶寬特殊應用集成電路（ASIC）的開發人員使用。
除IP封裝，楷登電子還提供了采用N5節點的PCIe 6.0測試芯片。該測試芯片能夠在所有數據速率下，測試PCIe 6.0實現的信號性能和完整性。
該測試芯片集成了一個PAM4/NRZ雙模發射器，在提供最佳信號的同時，還能保證信號的對稱性、完整性和線性度，使信號維持在低抖動的狀態。為了具備復雜的數據恢復功能，測試芯片還集成了一個能夠負載傳輸速度達到64GT/s時，超過35dB的通道損耗和信號損傷的接收器。
鄂公網安備 42011502001385號 鄂ICP備2021012849號 
